طراحی و پیاده سازی کنترلر منطق فازی برای کنترل ترمز ضد قفل در پروسه0.35 µm

چکیده در این پایان نامه ابتدا مدلی برای فرآیند ترمزگیری ارائه شده است که در طراحی آن از سه عدد کنترلر فازی استفاده شده است و در مجموع این سه کنترلر انجام وظایف یک سیستم ترمز ضد قفل abs (antilock braking system) را بر عهده دارند. در ادامه برای تحقق مداری کنترلرهای فازی بکار رفته در مدل ارائه شده، مدارات مربوط به بخشهای مختلف یک کنترلر فازی ارائه گردیده است. قابلیت تغییر پیوسته شیب توابع عضویت مدار فازیساز ارائه شده را نسبت به فازیسازهای ارائه شده ی قبلی متمایز می کند. برای ترکیب antecedent جهت استفاده در بخش inference engine از روش min-max استفاده شده است. علی رغم سادگی مدارات min و max طراحی شده، این مدارات دارای رفتار استاتیکی و دینامیکی مناسب همراه با دقت وسرعت بالا میباشند. در بلوک غیر فازیساز از روش coa (center of area) استفاده شده است. برای تحقق این روش یک ضرب/تقسیم کننده آنالوگ جدید با سرعت و دقت بالا ارائه شده است. تمام مدارات مذکور در پروسه استاندارد cmos ?m 0.35 طراحی شده و نحوه عملکردشان با شبیه سازی در نرم افزار hspice مورد بررسی قرار گرفته است. در نهایت برای بررسی عملکرد کنترلر سطوح کنترلی ایدال وحقیقی که به ترتیب از نرم افزار matlab و hspice بدست آمده است را با یکدیگر مقایسه میکنیم. با توجه به تعداد ورودیها ، قوانین نوشته شده و نیز تعداد singleton ها، برای سه کنترلر مورد استفاده در سیستم ترمز ضد قفل، کنترلر سوم دارای پیچیدگی بیشتری نسبت به دو کنترلر دیگر میباشد. این کنترلر دارای دو ورودی و یک خروجی است که هر کدام از ورودیها با پنج تابع عضویت تعریف میشوند. در بلوک استنتاج این کنترلر از 25 عدد مدار min و 19 عدد مدار max استفاده شده است همچنین تعداد singleton های بکار رفته 6 عدد میباشد. سطح این کنترلر کمتر از mm2 0.18 و نیز سرعت و توان مصرفی آن بترتیب در حدود 6.5 (mfilps) و mw 4.6 میباشد.